Provider: Schloss Dagstuhl - Leibniz Center for Informatics
Database: dblp computer science bibliography
Content:text/plain; charset="utf-8"
TY - CPAPER
ID - DBLP:conf/vlsit/BurrNAOTHMNYDBC23
AU - Burr, Geoffrey W.
AU - Narayanan, Pritish
AU - Ambrogio, Stefano
AU - Okazaki, Atsuya
AU - Tsai, Hsinyu
AU - Hosokawa, Kohji
AU - Mackin, Charles
AU - Nomura, Akiyo
AU - Yasuda, Takeo
AU - Demarest, J.
AU - Brew, Kevin
AU - Chan, Victor
AU - Choi, Samuel
AU - Gordon, T.
AU - Levin, T. M.
AU - Friz, Alexander M.
AU - Ishii, Masatoshi
AU - Kohda, Yasuteru
AU - Chen, An
AU - Fasoli, Andrea
AU - Luquin, Jose
AU - Saulnier, Nicole
AU - Teehan, S.
AU - Ahsan, Ishtiaq
AU - Narayanan, Vijay
TI - Phase Change Memory-based Hardware Accelerators for Deep Neural Networks (invited).
BT - 2023 IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits), Kyoto, Japan, June 11-16, 2023
SP - 1
EP - 2
PY - 2023//
DO - 10.23919/VLSITECHNOLOGYANDCIR57934.2023.10185411
UR - https://doi.org/10.23919/VLSITechnologyandCir57934.2023.10185411
ER -
