Provider: Schloss Dagstuhl - Leibniz Center for Informatics
Database: dblp computer science bibliography
Content:text/plain; charset="utf-8"
TY - CPAPER
ID - DBLP:conf/isscc/LeeCLLPOJJCLYCOMPCKYKJKLJPKKOKJKKKYYL24
AU - Lee, Jinhyung
AU - Cho, Kyungjun
AU - Lee, Chang Kwon
AU - Lee, Yeonho
AU - Park, Jae-Hyung
AU - Oh, Su-Hyun
AU - Ju, Yucheon
AU - Jeong, Chunseok
AU - Cho, Ho Sung
AU - Lee, Jaeseung
AU - Yun, Tae-Sik
AU - Cho, Jin Hee
AU - Oh, Sangmuk
AU - Moon, Junil
AU - Park, Young-Jun
AU - Choi, Hong-Seok
AU - Kim, In-Keun
AU - Yang, Seung Min
AU - Kim, Sun-Yeol
AU - Jang, Jaemin
AU - Kim, Jinwook
AU - Lee, Seong-Hee
AU - Jeon, Younghyun
AU - Park, Juhyung
AU - Kim, Tae-Kyun
AU - Ka, Dongyoon
AU - Oh, Sanghoon
AU - Kim, Jinse
AU - Jeon, Junyeol
AU - Kim, Seonhong
AU - Kim, Kyeong Tae
AU - Kim, Taeho
AU - Yang, Hyeonjin
AU - Yang, Dongju
AU - Lee, Minseop
AU - Song, Heewoong
AU - Jang, Dongwook
AU - Shin, Junghyun
AU - Kim, Hyunsik
AU - Baek, Chang-Ki
AU - Jeong, Hajun
AU - Yoon, Jongchan
AU - Lim, Seung-Kyun
AU - Lee, Kyo Yun
AU - Koo, Young Jun
AU - Park, Myeong-Jae
AU - Cho, Joohwan
AU - Kim, Jonghwan
TI - 13.4 A 48GB 16-High 1280GB/s HBM3E DRAM with All-Around Power TSV and a 6-Phase RDQS Scheme for TSV Area Optimization.
BT - IEEE International Solid-State Circuits Conference, ISSCC 2024, San Francisco, CA, USA, February 18-22, 2024
SP - 238
EP - 240
PY - 2024//
DO - 10.1109/ISSCC49657.2024.10454440
UR - https://doi.org/10.1109/ISSCC49657.2024.10454440
ER -
