iBet uBet web content aggregator. Adding the entire web to your favor.
iBet uBet web content aggregator. Adding the entire web to your favor.



Link to original content: http://ja.m.wikipedia.org/wiki/RISC-V
RISC-V - Wikipedia
Wikipedia

RISC-V

RISC-V（リスク ファイブ）はカリフォルニア大学バークレー校で開発されオープンソースで提供されている命令セットアーキテクチャ（英: instruction set architecture、ISA）である[2]。

RISC-Vのロゴ
RISC-V
開発者 カリフォルニア大学バークレー校
ビット数 32, 64, 128
発表 2015年 (9年前) (2015)[1]
バージョン 2.2
デザイン RISC
タイプ Load-store
エンコード Variable
ブランチ Compare-and-branch
エンディアン Little
拡張 M, A, F, D, Q, C, P
オープン Yes
レジスタ
汎用 16, 32 (ゼロ・レジスタを1つ含む)
浮動小数点 32 (オプション)
2013年1月に製造されたRISC-Vプロセッサのプロトタイプ

本稿ではISAであるRISC-Vの実装（RISC-Vコア）およびエコシステム（対応OS、開発ツール）を含めて解説する。

概要

編集

オープンソースライセンス

編集

他の多くの命令セットアーキテクチャ（ISA）設計とは異なり、RISC-V ISAは、使用料のかからないオープンソースライセンスで提供されている。多くの企業がRISC-Vハードウェアを提供したり、発表したりしており、RISC-Vをサポートするオープンソースのオペレーティングシステムが利用可能であり、いくつかの一般的なソフトウェアツールチェーンで命令セットがサポートされている。

命令セット（ISA）がRISC

編集

RISC-Vは縮小命令セットコンピュータ (RISC) の原則に基づいている。RISC-V ISAの注目すべき特徴は、ロードストア・アーキテクチャ[3][4]、CPU内のマルチプレクサを簡素化するビットパターン、IEEE 754浮動小数点、アーキテクチャ的に中立な設計、符号拡張を高速化するために最上位ビットを固定位置に配置することなどである。命令セットは、幅広い用途に対応できるように設計されている。可変幅で拡張可能なので、常により多くのエンコーディングビットを追加することができる。32、64、128ビットの3つのワード幅と、さまざまなサブセットをサポートしている。各サブセットの定義は、3つのワード幅によって若干異なる。サブセットは、小型の組み込みシステム、パーソナルコンピュータ、ベクトルプロセッサを搭載したスーパーコンピュータ、倉庫規模の19インチラックマウント並列コンピュータをサポートしている。

命令セットスペースの拡張

編集

ISAの128ビット伸張版の命令セットスペースが確保されたのは、60年にわたる業界の経験から、最も回復不可能な命令セット設計上の誤りはメモリに対するアドレス空間の不足であることが示されているからである。2016年時点で、128ビットISAは意図的に未定義のままであるが、これは、このような大規模なメモリシステムでの実用的な経験がまだほとんどないためである。

実用的な使用に使える設計

編集

このプロジェクトは2010年にカリフォルニア大学バークレー校で開始されたが、貢献者の多くは大学とは関係のないボランティアである。他のアカデミックな設計は、一般的に説明を簡単にするためだけに最適化されているのに対し、RISC-Vの命令セットは、実用的なコンピュータで使用できるように設計されている。

2019年6月の時点で、ユーザスペースISAのバージョン2.2と特権ISAのバージョン1.11は凍結されており、ソフトウェアとハードウェアの開発を進めることができる。デバッグ仕様は、ドラフトとしてバージョン0.13.2が用意されている[5]。

開発動機

編集

オープンなISA

編集

命令セットアーキテクチャはコンピュータにおけるハードウェアとソフトウェアのインターフェースである。良いISA/インターフェースはソフトウェアの再利用性を上げコストを低減する。また、ハードウェア製造者間の競争が促進され、ハードウェア製造者は、より多くのリソースを設計に使えるようになり、ソフトウェア・サポートに使うリソースは少なくできる[6]。

商業的に成功し広く用いられていたISAはクローズドにライセンシングされてきた。たとえばARMホールディングスやミップス・テクノロジーズは、彼らの特許を利用するにあたり、相当のライセンス料を課する[7]。彼らはまた、設計の優位性や命令セットを記した文書を渡す前に秘密保持契約を要求する。クローズドなISAおよびIPは改変を禁止されるケースが多く、性能向上を目的としたISAの改良や教育を目的としたISAの変更が妨げられていた。このような背景から、オープンかつフリーなISAには一定の需要があった。

RISC-V以前のオープンISAのほとんどはGNU General Public License（GPL）を使用し、ユーザーにコピーや利用するにあたって実装をオープンにするようにさせていた。RISC-Vでは自由に利用可能なCPUデザインをBSDライセンス下で提供することを目指している。BSDライセンスは、RISC-Vチップの設計や派生成果物を、RISC-V自身と同様オープンかつ自由に、またはクローズドで独占的に、作成することを許可する。

実用可能かつシンプルなISA

編集

彼らの主張によれば、命令セットの設計では新しい設計原理が現れることはほとんどなく、過去40年の中で最も成功した設計はますます似通って来ている。失敗した設計のほとんどは、出資した企業が商業的に失敗したのであり、命令セットが技術的に劣っていたからではない。よって、よく設計されたオープンな命令セットが、十分に確立された設計原理を用いて設計されれば、多くのベンダーが長期間に渡ってサポートする気になるだろう[6]。

他の学術目的の設計とは異なり、RISC-V命令セットは、研究内容の説明のための簡略化に最適化するのではなく、実用的なコンピュータに最適化した簡略化にすると宣言されている。この簡略化はコンピュータの速度向上を目的とするが、コストや電力使用量も削減される。この命令セットに含まれるものは、ロード/ストア アーキテクチャ、CPU内部のマルチプレクサを単純化するビット・パターン、簡略化された標準に基いた浮動小数点、アーキテクチャに中立な設計、および、最上位の符号ビットを固定とすることによる符号拡張の高速化である。符号拡張は、しばしば、クリティカル・タイミング・パスになると言われている。

命令セットは3種類のワード幅

編集

命令セットは、幅広い層のユーザー向けに設計されている。32-、64-、128-ビットの3つのワード幅、様々なサブセットをサポートする。各サブセットの定義は、3つワード幅間で、わずかに変化する。サブセットは、小さな組み込みシステム、パーソナルコンピュータ、ベクタプロセッサを持つスーパーコンピュータ、および、ウェアハウス・スケールのラック・マウント型並列計算マシンをサポートする。

命令セットは可変長幅

編集

命令セットは、可変長幅で、拡張可能であるため、より多くのエンコード・ビットが追加可能である。ISAには128ビットまで拡張されたバージョンまで予約されている。これは、過去60年の業界の歴史の中で、過去の命令セットでメモリアドレス空間が不足していたことが原因で、取り返しのつかない失敗が起きたことを反映している。2016年現在、128-ビットのISAは、その巨大なメモリシステムに関する知見がほとんどないために、意図的に未定義にされている。

教育上も有効

編集

RISC-Vのシンプルさは教育上有効でもある。整数命令のサブセットは単純であるため、学生が初歩的な練習をすることができ、整数命令サブセットはシンプルなISAであるため、ソフトウェアによる研究用マシンの制御にも利用できる。可変長のISAは、学生の練習と研究のための拡張を可能にする[8]。別定義の特権命令セットを用いれば、OSの研究を、コンパイラを再設計せずにサポートできる[9]。RISC-Vのオープンな知的財産によって、設計を公開したり、再利用したり、修正が可能になる[8]。

歴史

編集

先行開発

編集

「RISC」という用語は1980年頃に作られた[10]。それ以前は、よりシンプルな設計のコンピュータは効率的な可能性があるといういくつかの知見は存在したが、そのような設計指針はまだ広まってはいなかった。単純で効率的なコンピュータは、常に学術的な関心にとどまっていた。

研究者は、RISC命令セットのDLXを、1990年に初版の『コンピュータ・アーキテクチャ 設計・実現・評価の定量的アプローチ』のために作成した。著者のデイビッド・パターソンは、後にRISC-Vを支援した。しかし、DLXは教育目的用だったため、研究者やホビーストはDLXをFPGAを使って実装したが、商業的には成功しなかった。

ARM CPUのバージョン2とその前は、パブリックドメインの命令セットであり、現在もまだGNUコンパイラコレクションによってサポートされている。このISA向けに、3つのオープンソースのコアが存在するが、もはや製造されていない[11][12]。

OpenRISCは、DLXをベースとしたオープンソースのISAであり、RISCの実装の1つである。OpenRISCはGCCとLinuxの実装を完全にサポートしているが、商業的な実装は少ない。

RISC-Vという名称は、カリフォルニア大学バークレー校が発表したRISC ISAの5番目のメジャー・バージョンであることを表している[8]。RISC-Vの前の4つのバージョンは、それぞれRISC-I[13]、RISC-II[14]、SOAR[15]、およびSPUR[16]である。

RISC-V財団とRISC-V International

編集

カリフォルニア大学バークレー校のクルステ・アサノヴィッチは、オープンソースのコンピュータシステムが広く普及している状況を認識していた。2010年、彼は「夏の3ヶ月の短期間プロジェクト」の中で、RISC-Vを開発、公開することを決意した。この計画は、研究者や企業のユーザーに役立つものだったため[6]、バークレー校のデイビッド・パターソンも協力した。もともとパターソンは、バークレーRISCの特性を定めた人物であり、RISC-Vは、彼のRISC-Vの研究プロジェクトの長い経歴の一つである。初期の開発では、DARPAが財政支援を行っていた[8]。

RISC-V財団は2015年に設立された[1]。RISC-V財団をサポートしている組織としては、アドバンスト・マイクロ・デバイセズ[17]、Andes Technology[18]、BAEシステムズ、Berkeley Architecture Research、Bluespec, Inc.、Cortus、Google、GreenWaves Technologies、ヒューレット・パッカード・エンタープライズ、華為技術、IBM、Imperas Software、中国科学院、IIT Madras、ラティスセミコンダクター、Mellanox Technologies、Microsemi、マイクロン・テクノロジ、NVIDIA、NXPセミコンダクターズ、オラクル、クアルコム、Cryptography Research、ウェスタン・デジタル、SiFiveなどがある[19][20][21]。

2019年11月に、RISC-V財団は米国の貿易制限に対する懸念からスイスへの移転を表明し[22]、2020年3月にはスイスの国際交流協会RISC-V Internationalが設立された[1]。

RISC-V Internationalは、RISC-Vをソフトウェアおよびハードウェア設計に自由に利用できるようRISC-Vの仕様を公開している。仕様の策定はRISC-V Internationalの会員により行われる。さらに、会員組織は製品に対して「RISC-V Compatible™」ロゴの使用を許可される[23]。

表彰

編集
  • 2017年、Linley Groupにより、ベスト・テクノロジー（命令セット）賞に選定された。

実装

編集

RISC-Vオーガニゼーションは、RISC-VのCPUとSoCの実装リストを管理している[24]。

既存

編集

既存の商用実装には以下のようなものがある。

  • Xuantie-910: 2019年7月発表[25]、アリババグループ (T-Head) による。2.5GHz 16コア64ビット(RV64GCV)、アウトオブオーダー型。2021年10月、T-Headはこれを含む4プロセッサ (C910[26], C906[27], E906[28], E902[29]) をオープンソース化した。
  • N25/NX25: 2017年リリース、RISC-V Internationalの創設メンバーであるAndes Technology Corporationによる[30]
  • CodasipとUltraSoCは、CodasipのRISC-VコアなどのIPとUltraSoCのデバッグ、最適化、アナリティクスを組み合わせたRISC-V組み込みSOC向けに完全にサポートされた知的財産を開発している[31]。
  • GD32Vシリーズ: GigaDeviceによる[32]。RV32IMAC実装。中国の電子企業Sipeed社が製造したLongan Nanoボードに採用[33]。
  • GAP8: 2018年2月発表、GreenWaves Technologiesによる。32ビット1コントローラ＋8個のコンピュートコア、32ビットSoC（RV32IMC）。GAPuino GAP8開発ボードは2018年5月に出荷を開始[34][35][36]。
  • SCR1: Syntacoreによる。RV32I/E[MC] 実装。
  • UltraSOCは標準トレースシステムを提案し、実装を寄贈した。
  • SweRV Core: 2018年12月発表、Western Digitalによる。インオーダー2ウェイスーパースカラと9ステージのパイプライン設計を特徴とする。WDは、SweRVベースのプロセッサをフラッシュコントローラやSSDに採用する予定で、2019年1月にサードパーティ向けにオープンソースとして公開している[37][38][39]。
  • ESP32-S2 ULPコプロセッサ: Espressifによる。

開発環境

編集
  • IAR Systemsは、RV32 32ビットRISC-Vコアと拡張機能をサポートする「IAR Embedded Workbench for RISC-V」の最初のバージョンをリリースした。今後のリリースでは、64ビットのサポートとより小型のRV32Eベース命令セットのサポート、機能安全認証とセキュリティソリューションが含まれる予定。
  • SEGGERは、同社のデバッグ・プローブJ-Link[40]、同社の統合開発環境Embedded Studio[41]、RTOSのembOSと組み込みソフトウェアにRISC-Vコアのサポートを追加した[42]。
  • FPGAコアのインスタントSoCRISC-Vコア。C++で定義されたRISC-Vコアを含むSystem On Chip。

開発会社

編集
  • RISC-Vハードウェアの開発に特化して設立されたSiFiveは、2017年にリリースされたプロセッサモデルを持っている[43][44]。これらには、Linuxなどの汎用OSを実行可能なクアッドコア、64ビット（RV64GC）のシステムオンチップ（SoC）が含まれている[45]。
  • CloudBEARは、さまざまなアプリケーション向けに独自のRISC-Vコアを開発するプロセッサIP企業である[46]。
  • Syntacore[47]はRISC-V Internationalの創設メンバーであり、最初の商用RISC-V IPベンダーの1社である。2015年からRISC-V IPファミリーの開発とライセンス供与を行っている。2018年現在、製品ラインにはオープンソースのSCR1を含む8つの32コアと64ビットコアが含まれている[48]。2016年にはSyntacore IPをベースにした最初の商用SoCがデモされた[49]。

開発中

編集
  • ASTCは、組み込みIC用のRISC-V CPUを開発した[50]。
  • Centre for Development of Advanced Computing, India(C-DAC)は、64ビットのアウトオブオーダーのクアッドコアRISC-Vプロセッサを開発している[51]。
  • Cobham GaislerのNOEL-V 64ビット[52]。
  • ケンブリッジ大学コンピューター研究所が、FreeBSDプロジェクトと共同で、そのオペレーティングシステムを64ビットRISC-Vに移植し、ハードウェア・ソフトウェア研究プラットフォームとして使用していると発表している。
  • Esperanto Technologiesは、RISC-Vベースの高性能コア「ET-Maxion」、エネルギー効率の高いコア「ET-Minion」、グラフィックスプロセッサ「ET-Graphics」の3つのプロセッサを開発していると発表した[53]。
  • チューリッヒ工科大学とボローニャ大学は、エネルギー効率の高いIoTコンピューティングのための並列超低電力（PULP）プロジェクトの一環として、オープンソースのRISC-V PULPinoプロセッサを共同開発した[54]。
  • European Processor Initiative（EPI）、RISC-V Accelerator Stream。 [55][56]
  • インド工科大学マドラス校は、IoT用の小型32ビットCPUから、RapidIOやHybrid Memory Cube技術をベースにしたサーバーファームなどの倉庫規模のコンピュータ向けに設計された大規模64ビットCPUまで、6つの用途に合わせて6つのRISC-VオープンソースCPU設計を開発している。
  • lowRISCは、64ビットのRISC-V ISAをベースにした完全オープンソースのハードウェアSoCを実装する非営利プロジェクトである。
  • Nvidiaは、GeForceグラフィックスカードのFalconプロセッサを置き換えるためにRISC-Vを使用する計画[57]。
  • SiFiveは、同社初のRISC-Vアウトオブオーダー高性能CPUコア「U8シリーズプロセッサIP」を発表した[58]。

オープンソース

編集

以下のように多くのオープンソースのRISC-V CPUの設計（IP）がある。

表. オープンソースRISC-V IP
名称 開発者 ISA 用途 開発ツール リンク
Rocket[59] バークレー RV64? 小型/低消費電力の中間的コンピュータ Chisel [60]
BOOM バークレー RV64GC 個人用、スパコン、倉庫規模 Chisel [61]
Sodor[62] バークレー RV32? [63]
picorv32 Claire Wolf RV32IMC MCU Verilog [64]
scr1 Syntacore RV32IMC MCU Verilog [65]
PULPino チューリヒ工科大学 / ボローニャ大学 RV32IMC/RV32IMFC MCU・DSPカスタム [66]
mmRISC-1 Munetomo Maruyama RV32IM[A][F]C MCU Verilog [67]

ソフトウェア

編集

新しい命令セットの通常の問題は、CPU設計とソフトウェアの不足であり、この2つの問題はその使いやすさを制限し、採用を減少させる。RISC-Vのソフトウェアには、ツールチェーン、オペレーティングシステム、ミドルウェア[vague]、設計ソフトウェアなどがある。

新しい命令セットを作る際に一般的な問題点は、CPUの設計とソフトウェアが存在しないことである[要出典]。

現在利用可能なRISC-Vソフトウェアのツールとしては以下が挙げられる：

  • GNU Compiler Collection（GCC）ツールチェーン（GDBおよびデバッカーを含む)
  • LLVMツールチェーン
  • OVPsim（英語版） simulator（およびRISC-V Fast Processor Modelsのライブラリ）
  • Spike simulator
  • QEMU内のシミュレータ

UEFI仕様v2.7のRISC-Vバインディングおよびtianocoreへのポートは、HPEのエンジニアによって完了しており、アップストリームに反映されることが期待されている。seL4マイクロカーネルのポートも存在する[68][69]。ウェブブラウザ上でRISC-V Linuxが動作するシミュレータシステムがJavaScriptで書かれている[70]。

OSサポート

編集

RISC-VではOSをサポートするために、ユーザーモード命令の仕様と汎用目的の特権命令セットの予備仕様が用意されている。OSのサポートはLinuxカーネル、FreeBSD、NetBSDに存在しているが、特権モード命令は2019年3月14日 (2019-03-14)現在は標準化されていない[71]ため、暫定的な対応となっている。RISC-Vアーキテクチャへの予備のFreeBSD移植版は2016年2月にアップストリームに反映され、FreeBSD 11.0で公開された[72][73]。Debianへのポート[74]およびFedoraへのポート[75]はすでに安定している。Das U-Bootへのポートが存在する[76]。

脚注

編集
  1. ^ a b c “History” (英語). RISC-V International. 2023年9月29日閲覧。
  2. ^ "RISC-V is an open standard Instruction Set Architecture (ISA) enabling a new era of processor innovation through open collaboration" RISC-V International. About RISC-V. 2023-06-17閲覧.
  3. ^ “Insider's Computer Dictionary：ロード／ストア・アーキテクチャ とは？ - ＠IT”. atmarkit.itmedia.co.jp. 2024年3月29日閲覧。
  4. ^ “ロード・ストア命令 - くみこみックス”. mix.kumikomi.net. 2024年3月29日閲覧。
  5. ^ Privileged ISA Specification - RISC-V International
  6. ^ a b c “Instruction Sets Should be Free”. U.C. Berkeley Technical Reports. Regents of the University of California. 15 November 2016閲覧。
  7. ^ Demerjian, C. (2013年). “A long look at how ARM licenses chips: Part 1”. SemiAccurate. 21 July 2018閲覧。“How ARM licenses it’s IP for production: Part 2”. 21 July 2018閲覧。
  8. ^ a b c d “The RISC-V Instruction Set Manual, Volume I: Base User-Level ISA version 2.2”. University of California, Berkeley. 25 May 2017閲覧。
  9. ^ “Draft Privileged ISA Specification 1.9”. RISC- V. RISC-V Foundation. 30 August 2016閲覧。
  10. ^ Patterson, David A; Ditzel, David R. (October 1980). “The Case for the Reduced Instruction Set Computer”. ACM SIGARCH Computer Architecture News 8 (6): 25. doi:10.1145/641914.641917. http://dl.acm.org/citation.cfm?id=641917. 
  11. ^ “Amber ARM-compatible core”. OpenCores. OpenCores. 26 August 2014閲覧。
  12. ^ “ARM4U”. OpenCores. OpenCores. 26 August 2014閲覧。
  13. ^ Patterson, David A.; Sequin, Carlo H. (1981). “RISC I: A reduced instruction set VLSI computer”. ISCA: 443-458. 
  14. ^ Katevenis, Manolis G.H.; Sherburne, Jr., Robert W.; Patterson, David A. (August 1983). “The RISC II micro-architecture”. Proceedings VLSI 83 Conference. 
  15. ^ Ungar, David; Blau, Ricki; Foley, Peter; Samples, Dain; Patterson, David (1984). “Architecture of SOAR: Smalltalk on a RISC”. ISCA: 188–197. doi:10.1145/800015.808182. https://doi.org/10.1145/800015.808182. 
  16. ^ Lee, D.D.; Kong, S.I.; Hill, M.D.; Taylor, G.S.; Hodges, D.A.; Katz, R.H.; Patterson, D.A. (1989). “A VLSI chip set for a multiprocessor workstation. I. An RISC microprocessor with coprocessor interface and support for symbolic processing”. IEEE Journal of Solid-State Circuits 24 (6): 1688-1698. doi:10.1109/4.45007. https://doi.org/10.1109/4.45007 2023年11月28日閲覧。. 
  17. ^ Finley, Klint. “Turing Prize Winners Paved Way to Smartphone Chips”. Wired.com. 21 March 2018閲覧。
  18. ^ “AndeStar Architecture”. Andes Technology. 19 July 2018閲覧。 “Andes is a founding member of the RISC-V Foundation”
  19. ^ “Google, Oracle and HP Join RISC-V”. EE Times. UBM. 11 February 2016閲覧。
  20. ^ “Members at a Glance”. riscv.org. January 2, 2018閲覧。
  21. ^ “グーグル、オラクル、HPEなどがRISCプロセッサのオープンな命令セットを開発する「RISC-V」参加へ”. @IT. (2016年1月5日). https://atmarkit.itmedia.co.jp/ait/articles/1601/05/news090.html 2016年10月25日閲覧。 
  22. ^ “U.S.-based chip-tech group moving to Switzerland over trade curb fears” (英語). Reuters. (2019年11月25日). https://www.reuters.com/article/us-usa-china-semiconductors-insight-idUSKBN1XZ16L 2023年1月17日閲覧。 
  23. ^ “Branding Guidelines” (英語). RISC-V International. 2023年1月17日閲覧。
  24. ^ “RISC-V Cores and SoC Overview”. RISC-V (25 September 2019). 5 October 2019閲覧。
  25. ^ “China's Alibaba is making a 16-core, 2.5 GHz RISC-V processor”. www.techspot.com. 2019年7月30日閲覧。
  26. ^ T-Head Semiconductor (2021年10月19日). “openc910”. GitHub. 2021年10月30日閲覧。
  27. ^ T-Head Semiconductor (2021年10月19日). “openc906”. GitHub. 2021年10月30日閲覧。
  28. ^ T-Head Semiconductor (2021年10月19日). “opene906”. GitHub. 2021年10月30日閲覧。
  29. ^ T-Head Semiconductor (2021年10月19日). “opene902”. GitHub. 2021年10月30日閲覧。
  30. ^ “Andes Technology”. RISC-V International. 2018年7月10日閲覧。
  31. ^ Manners (23 November 2016). “Codasip and UltraSoC Combine on RISC-V”. Electronics Weekly. Metropolis International Group, Ltd.. 23 November 2016閲覧。
  32. ^ “GigaDevice Unveils The GD32V Series With RISC-V Core in a Brand New 32-bit General Purpose Microcontroller”. www.gigadevice.com. 2019年8月29日閲覧。
  33. ^ “Sipeed Longan Nano - RISC-V GD32VF103CBT6 Development Board” (英語). www.seeedstudio.com. 2019年8月29日閲覧。
  34. ^ “GreenWaves GAP8 is a Low Power RISC-V IoT Processor Optimized for Artificial Intelligence Applications”. CNXSoft: Embedded Systems News (27 February 2018). 2018年3月4日閲覧。
  35. ^ Yoshida, Junko (2018年2月26日). “AI Comes to Sensing Devices”. EE Times. https://www.eetimes.com/document.asp?doc_id=1333003 2018年7月10日閲覧。 
  36. ^ "GreenWaves Technologies Announces Availability of GAP8 Software Development Kit and GAPuino Development Board" (Press release). 22 May 2018.
  37. ^ Shilov. “Western Digital Reveals SweRV RISC-V Core, Cache Coherency over Ethernet Initiative”. www.anandtech.com. 2019年5月23日閲覧。
  38. ^ “Western Digital Releases SweRV RISC-V Core Source Code” (英語). AB Open (2019年1月28日). 2019年5月21日時点のオリジナルよりアーカイブ。2019年10月2日閲覧。
  39. ^ Cores-SweRV - GitHub
  40. ^ “SEGGER Adds Support for SiFive's Coreplex IP to Its Industry Leading J-Link Debug Probe”. 2017年9月19日閲覧。
  41. ^ “PR: SEGGER Embedded Studio supports RISC-V architecture”. 2017年11月23日閲覧。
  42. ^ “PR: SEGGER presents RTOS, stacks, middleware for RISC-V”. 2017年12月8日閲覧。
  43. ^ “HiFive1”. SiFive. 2018年7月10日閲覧。
  44. ^ SiFive. “Hi-Five1: Open-source Arduino-Compatible Development Kit”. Crowd Supply. 2 December 2016閲覧。
  45. ^ “FU540 SoC CPU”. SiFive. 2018年10月24日閲覧。
  46. ^ “CloudBEAR”. 2018年10月16日閲覧。
  47. ^ “Syntacore”. 2018年12月11日閲覧。
  48. ^ “SCR1, open-source RISC-V core”. 2018年12月11日閲覧。
  49. ^ “RISC-V workshop proceedings” (11 December 2016). 2018年12月11日閲覧。
  50. ^ "Re: [isa-dev] RISC V ISA for embedded systems" (Mailing list). 2016年11月10日閲覧。
  51. ^ “C-DAC announces Tech Conclave 2019”. The Times of India. 2019年4月12日閲覧。
  52. ^ “NOEL-V Processor”. Cobham Gaisler. 14 January 2020閲覧。
  53. ^ “Esperanto exits stealth mode, aims at AI with a 4,096 core 7nm RISC-V monster”. wikichip.org (January 2018). 2 January 2018閲覧。
  54. ^ “PULPino GitHub project”. GitHub. 2 February 2018閲覧。
  55. ^ “Accelerator Stream”. European Processor Initiative (EPI). 22 February 2020閲覧。
  56. ^ Redmond (20 August 2019). “How the European Processor Initiative is Leveraging RISC-V for the Future of Supercomputing”. RISC-V International News. RISC-V International. 2020年4月9日閲覧。
  57. ^ Xie, Joe (July 2016). NVIDIA RISC V Evaluation Story. 4th RISC-V Workshop. Youtube.
  58. ^ Andrei Frumusanu (October 30, 2019). “SiFive Announces First RISC-V OoO CPU Core: The U8-Series Processor IP”. Anandtech. 2019年11月14日閲覧。
  59. ^ スティーブンソンのロケットにちなんで命名
  60. ^ Asanović. “rocket-chip”. GitHub. RISC-V International. 11 November 2016閲覧。
  61. ^ Celio. “riscv-boom”. GitHub. Regents of the University of California. 29 March 2020閲覧。
  62. ^ 「きかんしゃトーマス」を題材にした童話に出てくる架空の列車の島に由来
  63. ^ Celio. “ucb-bar/riscv-sodor”. github. Regents of the University of California. 25 October 2019閲覧。
  64. ^ Wolf. “picorv32”. GitHub. 27 February 2020閲覧。
  65. ^ “scr1”. GitHub. Syntacore. 13 January 2020閲覧。
  66. ^ Traber. “PULP: Parallel Ultra Low Power”. ETH Zurich, University of Bologna. 5 August 2016閲覧。
  67. ^ Maruyama, Munetomo (2023-05-11), mmRISC-1 : RISC-V RV32IMAFC Core for MCU, https://github.com/munetomo-maruyama/mmRISC-1 2023年6月28日閲覧。 
  68. ^ Almatary, Hesham. “RISC-V, seL4”. seL4 Documentation. Commonwealth Scientific and Industrial Research Organisation (CSIRO). 13 July 2018閲覧。
  69. ^ Almatary, Hesham. “heshamelmatary”. GitHub. 13 July 2018閲覧。
  70. ^ “[JavaScript ANGEL is a Javascript RISC-V ISA (RV64) Simulator that runs riscv-linux with BusyBox.]”. RISCV.org. 2019年1月17日閲覧。
  71. ^ Waterman, Andrew. “Draft Privileged ISA Specification 1.9”. RISC-V. RISC-V Foundation. 30 August 2016閲覧。
  72. ^ "FreeBSD Wiki: RISC-V".
  73. ^ "FreeBSD Foundation: Initial FreeBSD RISC-V Architecture Port Committed".
  74. ^ Montezelo, Manuel. “Debian GNU/Linux port for RISC-V 64”. Google Groups. Google. 19 July 2018閲覧。
  75. ^ “Architectures/RISC-V”. Fedora Wiki. Red Hat. 26 September 2016閲覧。
  76. ^ Begari, Padmarao. “U-Boot port on RISC-V 32-bit is available”. Google Groups. Microsemi. 15 February 2017閲覧。

公開資料、解説書

編集
  • RISC-V Publications
  • David Patterson & John Hennessy: "Computer Organization and Design (RISC-V Edition)", Morgan Kaufmann, ISBN 978-0128122754 (Apr. 27th, 2017).
  • David Patterson & Andrew Waterman: "RISC-V reader: an open architecture atlas", Strawberry Canyon, ISBN 978-0-9992491-1-6 (Sep. 10th, 2017).
  • John Hennessy & David Patterson: "Computer Architecture (6th Edition)", Morgan Kaufmann, ISBN 978-0128119051 (Dec, 7th, 2017).
  • デイビッド・パターソン、アンドリュー・ウォーターマン、成田 光彰 (訳)：「RISC-V原典 オープンアーキテクチャのススメ」、日経BP社、ISBN 978-4822292812（2018年10月18日）。

関連項目

編集

外部リンク

編集
 

この項目は、コンピュータに関連した書きかけの項目です。この項目を加筆・訂正などしてくださる協力者を求めています（PJ:コンピュータ/P:コンピュータ）。

「https://ja.wikipedia.org/w/index.php?title=RISC-V&oldid=102322639」から取得